8Kcine_8k影像网_5G+8K超高清学习和交流平台

全新的PCIe版本将确保您可以流式传输8K HDR视频,PCI Express 6.0的完整IP解决方案

8K老湿 发布于 03月21日 本文共1187个字,预计阅读时间需要3分钟。

 

Synopsys推出行业首个针对PCI Express 6.0的完整IP解决方案

 

Synopsys公司公布了PCI Express的业界首个完整的IP解决方案®(的PCIe ®)6.0技术,包括控制器,PHY和验证IP,可实现PCIe 6.0片上系统(SoC)设计的早期开发。基于Synopsys的广泛部署和硅验证的DesignWare ® IP为PCIe 5.0,新的DesignWare IP为PCIe 6.0载体在标准规范中的最新的功能,包括,64 GT /秒PAM-4信号,FLIT模式和L0p功率状态。Synopsys的完整IP解决方案可满足高性能计算,AI和存储SoC不断发展的延迟,带宽和功率效率要求。

 

1_PCI-Express-6.0-Bandwidth-of-256-GBs-is-on-its-way-by-2021.jpg

 

为了在所有传输大小下实现最小的延迟和最大的吞吐量,用于PCI Express 6.0的DesignWare控制器采用了MultiStream架构,其性能是单流设计的2倍。该控制器具有可用的1024位架构,可让设计人员在关闭1GHz时序的同时实现64 GT / s x16带宽。此外,该控制器还提供了具有多个数据源和多虚拟通道实现的最佳流。为了通过内置的验证计划,序列和功能覆盖范围促进加速测试平台的开发,用于PCIe的VC验证IP使用本机SystemVerilog / UVM架构,可以轻松地对其进行集成,配置和定制。

Synopsys的用于PCIe 6.0的DesignWare PHY IP提供了独特的自适应DSP算法,可以优化模拟和数字均衡,以最大程度地提高功率效率,而与通道无关。PHY使用正在申请专利的诊断功能,使链路停机时间几乎为零。用于PCIe 6.0的DesignWare PHY IP的可感知布局的体系结构可最大程度地减少封装串扰,并实现x16链路的密集SoC集成。具有基于ADC的架构的优化数据路径可实现超低延迟。

 

20210317_1.jpeg

“高级云计算,存储和机器学习应用程序正在传输大量数据,要求设计人员以最小的延迟整合最新的高速接口,以满足这些系统的带宽需求。” Synopsys的IP策略。“借助Synopsys针对PCI Express 6.0的完整的DesignWare IP解决方案,公司可以尽早开始基于PCIe 6.0的设计,并利用Synopsys在PCI Express中久经考验的专业知识和已确立的领导地位,以加快硅技术的成功之路。”

英特尔技术计划总监吉姆·帕帕斯(Jim Pappas)表示:“ PCI Express是历史上使用最广泛,可扩展性最高的互连技术。” “ Synopsys最新的PCIe 6.0 DesignWare IP是全球生态系统对这一重要行业标准的持续承诺的领先指标,并为未来Intel平台上PCIe Gen 6的开发和采用奠定了基础。”

 

全新的PCIe版本将确保您可以流式传输8K HDR视频,纵观家用PC,诸如物联网(IoT)自动驾驶汽车之类的应用程序需要具有高带宽容量和低延迟的接口。

本文系作者个人观点,不代表本站立场,转载请注明出处!

相关文章

更多
切换注册

登录

忘记密码 ?

切换登录

注册